在半導(dǎo)體產(chǎn)業(yè)中,良率分析一直是個(gè)熱門話題。幾十億的資金投資在晶圓制造的設(shè)備上,迅速的投資收益對(duì)半導(dǎo)體廠商來(lái)說是非常關(guān)鍵的。加速良率學(xué)習(xí)并提高良率是一項(xiàng)重要的競(jìng)爭(zhēng)優(yōu)勢(shì)。若想要維持一定的生產(chǎn)力,至少不能增加浪費(fèi)在尋找制造問題和改正制造問題的時(shí)間。將良率提高 10%,就可以替企業(yè)一年省下數(shù)億的資金。以試驗(yàn)設(shè)計(jì)DOE為代表的統(tǒng)計(jì)分析技術(shù)是實(shí)現(xiàn)良率提升的重要手段,在Intel、National Semiconductor等技術(shù)領(lǐng)先型企業(yè)中得到了廣泛的應(yīng)用。
例如,某全球知名的半導(dǎo)體公司上海廠在某產(chǎn)品的外延沉積的工藝處理中,OOC Rate(失控率)極高,平均水平僅為30%左右,導(dǎo)致生產(chǎn)周期拖長(zhǎng),嚴(yán)重影響了該廠的生產(chǎn)能力,對(duì)月產(chǎn)3000片的要求造成極大威脅;而且增加了額外的生產(chǎn)成本,嚴(yán)重影響公司的既定利潤(rùn)目標(biāo)的實(shí)現(xiàn)。因此,該廠領(lǐng)導(dǎo)下決心建立專案小組來(lái)解決多年來(lái)一直沒有解決的頑癥,改進(jìn)這方面的工作。
晶圓制備中的外延基本工藝流程如圖一所示,根據(jù)對(duì)OOC Rate的初步分析發(fā)現(xiàn),缺陷主要來(lái)源于RS(表面電阻阻值)、RS UNIF(表面電阻均勻性)、THK(厚度)和THK UNIF(厚度均勻性)四大類型。再深入研究下去,發(fā)現(xiàn)影響這四大缺陷類型的潛在原因有很多,諸如Big etch、Wrong Wafer、MFC usage、Slit purge等等,通過在半導(dǎo)體等行業(yè)中最為流行的質(zhì)量管理軟件JMP以魚骨圖的形式得到如圖二所示的定性分析結(jié)果。
雖然我們可以根據(jù)工程技術(shù)中的已有經(jīng)驗(yàn)排除一些次要的原因,明確一些重要因子的設(shè)置。但是實(shí)在無(wú)法對(duì)H2 main(即Main Flow)、H2 split(即Slit Purge)和MDOP3(即Dope Gas Flow)這三個(gè)關(guān)鍵因子做出明確的設(shè)定。怎么辦?還是借助JMP軟件中最具特色的Custom Design定制設(shè)計(jì)來(lái)做個(gè)DOE試驗(yàn)設(shè)計(jì)吧。
由圖三可知,從十幾次有代表性的試驗(yàn)結(jié)果中,不僅可以精確地量化這三個(gè)關(guān)鍵因子對(duì)RS、RS UNIF、THK和THK UNIF的影響程度,而且可以根據(jù)其內(nèi)在的模型公式,確認(rèn)當(dāng)H2 main=22.1、H2 split=3、MDOP3=150時(shí),總體不良率是最低的。
根據(jù)以上定性和定量的分析,我們重新設(shè)置工藝的區(qū)域范圍,確定了Process Recipe,從最近兩個(gè)月的實(shí)際運(yùn)行結(jié)果來(lái)看,先前的DOE分析結(jié)論完全正確,OOC Rate從30%以上顯著下降到10%以下(如圖四所示),達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)。由此帶來(lái)的可喜效果是平均每個(gè)工作日增加產(chǎn)能21.4片,節(jié)省5.6 test wafer/day。經(jīng)財(cái)務(wù)部門審核確定,如果按去年的生產(chǎn)任務(wù)量計(jì)算,可節(jié)約成本高達(dá)美金1,625,824元!
這一質(zhì)量改進(jìn)項(xiàng)目的成功實(shí)施,突破性地解決了該廠生產(chǎn)部門多年來(lái)無(wú)法解決的迫切問題,開辟了一條分析與解決復(fù)雜問題的新思路與新方法的道路。更重要的是,在當(dāng)前半導(dǎo)體行業(yè)低迷的經(jīng)濟(jì)形勢(shì)下具有鑿空拓荒的重大意義,如何提高企業(yè)的核心競(jìng)爭(zhēng)力?如何在低廉的售價(jià)下依然確保持續(xù)的盈利能力?答案可能會(huì)有很多,但基于強(qiáng)大而友好的JMP統(tǒng)計(jì)分析軟件的高級(jí)良率提升方案肯定是其中不可或缺的內(nèi)容之一。